基础参数

·国产 ADPLL 全数字锁相环时钟芯片，40‑VFQFN 封装，6×6mm，3.3V 供电，RoHS 无铅

·参考输入：支持 25MHz 外部晶振或单端外部时钟输入，DCO 数字控制振荡器 2.5GHz

·工作温度：‑40℃～+85℃宽工业温区

核心功能特点

·多路多类型时钟输出：

3 对 LVPECL 差分输出：156.25MHz、100MHz、125MHz;

7 路 LVCMOS 单端输出：6 路 25MHz 参考时钟 + 1 路 33.33MHz CPU 时钟，输出阻抗 30Ω。

·超低相位抖动：125MHz 条件下 RMS 相位抖动典型 0.188ps(12kHz‑20MHz)，高频低相噪性能优异。

·高电源抑制 ：PSRR 电源噪声抑制‑70dB，抗电源干扰能力强，低功耗设计，提升系统时钟稳定性。

·全数字锁相环架构：外围电路简单，国产替代进口时钟发生器，降低 BOM 成本。

应用

5G 无线基站、以太网交换机、路由器、PCI‑E、SATA 存储设备、工业通信板卡等需要多路低抖动时钟的场景。